Hier ist ein 6"-Wafer zu sehen. Über die darauf integrierten Schaltkreise ist nichts bekannt.
An der unteren Kante trägt der Wafer eine Seriennummer und einen Strichcode.
Die Zeichen wurden erzeugt, indem man mit einem Laser Punkte in die Oberfläche geschmolzen hat. Der Durchmesser der Punkte beträgt 20µm bis 30µm.
Mit einer anderen Belichtung kann man deutlich erkennen, dass die defekten Schaltkreise bereits mit einem schwarzen Punkt markiert sind. Mittlerweile werden defekte Elemente nicht mehr direkt markiert. Stattdessen erfolgt ein sogenanntes Wafer Mapping, bei dem man digital abspeichert welche Elemente nutzbar sind. Oft dokumentiert man zusätzlich elektrische Messwerte, die einen Hinweis darauf geben, wie homogen die verschiedenen Prozesse auf den Wafer wirken.
Es ist schwer zu sagen welcher Bereich des Wafers noch als nutzbarer Bereich angesehen wurde. Insgesamt zählt man etwas mehr als 9800 vollständig erscheinende Dies. In diesem Bereich finden sich etwas mehr als 600 Punkte. Das würde einer Ausbeute von 94% entsprechen.
Die Abmessungen eines einzelnen Dies betragen 1,3mm x 1,1mm. Es besitzt nur vier Bondpads. Über die zwei Bondpads an der oberen Kante scheint die Schaltung versorgt zu werden. Die zwei Bondpads an der linken Kante könnten Ausgänge sein. Sie könnten aber gleichzeitig Eingänge darstellen. An der unteren Kante erlauben es sieben Testpads sechs Fuses auszulösen.
Im Zentrum des Dies befindet sich ein Logikbereich ähnlich einem Gatearray. Der rechte Bereich scheint eher analoge Schaltungsteile zu enthalten. Dort sind unter anderem mehrere größere Kondensatoren integriert.
Dieses Bild ist auch in einer höheren Auflösung verfügbar: 6MB
Der integrierte Schaltkreis wurde offensichtlich von Atmel in Heilbronn gefertigt. Die Bezeichnung Kallisto lässt sich nicht sicher zuordnen. Einen Hinweis gibt die Masterarbeit "Embedded OS for Kallisto" die Margarida Pereira Marques an der Faculdade de Engenharia da Universidade do Porto erarbeitet hat. Demnach hat ein Fraunhofer Institut in Portugal ein IoT Projekt betrieben, das als Kallisto bezeichnet wurde. Eventuell hat der hier vorliegende Baustein dabei eine Rolle gespielt. Alternativ könnte es sich auch um einen Transceiver für Funkschlüssel handeln. Es gab eine Zeit lang Funkschlüssel mit der Bezeichnung Kallisto.
Die abgebildeten Masken zeigen, dass zwei Metalllagen zum Einsatz kamen. Außerdem ist eine Revision 1.0 in die Strukturen eingearbeitet.
Auf dem Die sind mehrere Zeichen abgebildet, die mit ziemlicher Sicherheit Kürzel der Entwickler darstellen. BIPO könnte für "bipolar" stehen. Im Logikbereich kann man CMOS-Strukturen erahnen. Im rechten Bereich findet man bipolare Schaltungsteile.
Eine längere Buchstaben- und Zahlenfolge ist als Key bezeichnet. Dieser "Key" ist bei allen Schaltkreisen gleich.
Eines der Kürzel ist mit einer recht einfachen künstlerischen Struktur versehen.
Alle Bond- und Testpads wurden während der Produktion kontaktiert. Einige der Fuses hat man ausgelöst. Das Muster der ausgelösten Fuses ist bei den verschiedenen Schaltkreisen unterschiedlich.
Die Ritzgräben sind ungefähr 90µm breit.
In den Ritzgräben hat man einige Hilfsstrukturen integriert.
An einer Stelle erlauben es spezielle Strukturen die Ausrichtung der Masken zueinander überprüfen.
Dieses Bild ist auch in einer höheren Auflösung verfügbar: 2MB
In den Ritzgräben sind sehr viele weitere Teststrukturen integriert. Darunter befinden sich diverse Elemente, wie unterschiedliche Transistoren, Widerstände und Kontakte. Auch zwei Ringoszillatoren mit zwei unterschiedlichen Transistorgrößen hat man dort aufgebaut.
Durch die Bezeichnung "shrink", die kleinsten Strukturgrößen von 1µm und die Verwendung von Bipolar- und CMOS-Transistoren kann man darauf schließen, dass es sich um den "BICMOS2 shrink" Prozess handelt, der ab 1999 in Heilbronn verfügbar war: https://web.archive.org/web/20000510124745/http:/www.temic-semi.com/nt/foundry/bicmos.htm
Diese Bilder sind auch in einer höheren Auflösung verfügbar: 2MB, 2MB, 2MB, 2MB, 2MB, 2MB, 2MB, 2MB, 2MB, 2MB, 2MB
Bei den meisten Ausschussteilen ist kein Fehler erkennbar. Der Defekt, der sich hier in der oberen Lage befindet, ist dagegen offensichtlich.
Dieses Bild ist auch in einer höheren Auflösung verfügbar: 6MB
An den Kanten des Wafers fehlen einige Schichten. Das erlaubt einen besonderen Einblick in die unteren Schichten des integrierten Schaltkreises.
Diese Bilder sind auch in einer höheren Auflösung verfügbar: 6MB, 6MB, 6MB, 5MB
