Grundlage für eine Analyse der im U1525FC007 vorkommenden Standardzellen ist die Auflistung in dem Dokument "Applikative Informationen 4/88". Der verhältnismäßig alte Standardzellenkatalog für den U1500 stellt nur eine Untermenge der verfügbaren Zellen dar, ist aber hilfreich, weil er auch die Schaltung der jeweiligen Zellen enthält. Im U1525FC007 kamen 21 verschiedene Zelltypen und 3 Schnittstellen-Blöcke zum Einsatz.
Der Negator beziehungsweise Inverter, NEG1, ist das einfachste Gatter. Es invertiert lediglich das Eingangssignal. Dieses Verhalten ergibt sich von selbst, wenn man mit dem Eingangssignal eine Push-Pull-Stufe aus einem p-Kanal MOSFET (rot) und einem n-Kanal MOSFET (blau) ansteuert.
Da nur zwei Transistoren benötigt werden, ist die zugehörige Zelle auf dem Die entsprechend schmal. Das Eingangssignal kontaktiert einen Polysiliziumstreifen, der über zwei aktive Flächen führt. Rechts sind diese mit den Versorgungspotentialen verbunden. Auf der linken Seite kontaktiert die zweite Polysiliziumlage beide Transistoren und das dort generierte Ausgangssignal wird nach oben und unten herausgeführt. Ein kleiner Metallkontakt würde es auch ermöglichen das Ausgangssignal in der Zelle über die Metalllage abzugreifen. Solche Metallkontakte, die zur Verbindung der verschiedenen Gatter genutzt werden könnten, findet man in vielen Standardzellen. Im U1525FC007 werden sie aber nie genutzt.
Dr. G. Heinz erklärt in seinem Vortrag 1985, dass im CSGT2/N-Prozess eine Verbindung zwischen dem Polysilizium und dem aktiven Bereich nur über eine Metallinsel möglich ist. (http://www.gheinz.de/publications/berliner_ics/index.htm#18) Das hätte natürlich auch beim CSGT2/S-Prozess des U1525-FC007 der Fall sein können und wäre dann eine Erklärung für die ungenutzten Metallkontakte. Die Schaltungen und die zugehörigen Layouts zeigen aber, dass wie beschrieben die Metalllage die obere Polysiliziumlage kontaktieren kann und die obere Polysiliziumlage dann die untere Polysiliziumlage oder den aktiven Bereich kontaktiert.
Der getaktete Inverter trägt das Kürzel NGT. Es handelt sich um einen Inverter, der mit zusätzlichen Transistoren nach oben und nach unten erweitert ist. Die zusätzlichen Transistoren nutzen das Taktsignal, um die Weiterleitung des Signals zu steuern. Wie die meisten taktgesteuerten Gatter benötigt der getaktete Inverter neben dem Taktsignal auch ein komplementäres Taktsignal.
Die reale Umsetzung ist schon komplexer, aber immernoch übersichtlich. Auch hier liegt das Ausgangssignal zusätzlich an einer kleinen Metallinsel an, die sich in der Mitte der Zelle befindet.
Die Standardzelle TRIS ist eine Hilfsschaltung, die zum Steuern von Ausgängen verwendet wird, die auch einen Tristate-Zustand ermöglichen. Es handelt sich um eine Kombination eines Inverters, eines NAND- und eines NOR-Gatters. Liegt am Steuereingang Z ein High-Pegel an, so bleibt der Ausgang AP auf High und der Ausgang AN auf Low unabhängig vom Zustand am Signaleingang E. Ansonsten geben die Ausgänge den aktuellen Pegel des Signaleingangs weiter. In dieser Zelle wird die Metalllage öfter verwendet, was sie deutlich unübersichtlicher macht.
In der Standardzelle ANO24 sind zwei AND-Gatter mit einem OR-Gatter kombiniert. Auch hier ist das Ausgangspotential zusätzlich auf eine Metallinsel innerhalb der Zelle gelegt.
In der ANO4-Zelle ist ein AND- und ein OR-Gatter mit einem NOR-Gatter kombiniert.
Die NAND-Gatter NA2, NA3, NA4 und NA6 sind sehr übersichtlich aufgebaut. Die Variante mit sechs Eingänge ist nur bei den NAND-Gatter nicht bei den NOR-Gattern verfügbar.
Für ein EXOR-Gatter werden im Vergleich zu einem NOR-Gatter relativ viele Transistoren benötigt.
Mit dem ONA24 steht dem Anwender eine weitere Gatter-Kombination zur Verfügung. In diesem Fall sind es zwei OR-Gatter, die über ein NAND-Gatter zusammengefasst werden.
Das ONA3 ist eine einfachere Gatter-Kombination. Hier handelt es sich um ein OR-Gatter, das von einem NAND-Gatter umfasst wird.
Die NOR-Gatter sind wie die NAND-Gatter sehr übersichtlich.
Der ES-Block ist ein einfacher Eingang, der sich wie ein Inverter verhält. Mit den Blöcken ESH und ESL gäbe es zusätzlich Eingänge, die auch im unbeschalteten Zustand ein definiertes Signal weiterleitet.
Am Bondpad befindet sich eine Schutzschaltung, bestehend aus einer Diode zum Vdd-Potential und einer Diode zum Vss-Potential (rosa/grün). Ein Streifen des aktiven Bereichs bildet einen Widerstand, der als Strombegrenzung dient (gelb).
Rechts befinden sich der p-Kanal- und der n-Kanal-MOSFET, die als Inverter den Eingangspuffer darstellen. Interessant ist hier, dass der n-Kanal-MOSFET doppelt so groß ausgeführt ist wie der p-Kanal-MOSFET. Üblicherweise wird der p-Kanal-MOSFET größer ausgeführt, weil er schlechtere Eigenschaften hat. Ein anderes Verhältnis kann man nutzen, um den Schaltpunkt des Inverters anzupassen.
Der einfache Push-Pull-Ausgang trägt die Bezeichnung AS1. Rechts und links des Bondpads befindet sich eine ganze Reihe von p-Kanal- und n-Kanal-MOSFETs, die die notwendige Stromlieferfähigkeit darstellen können.
Die Schnittstelle BDL ist bidirektional und bietet einen Tristate-Zustand. Dazu sind die Gatepotentiale der großen Ausgangstransistoren einzeln herausgeführt. Die Ansteuerung erfolgt üblicherweise über die Zelle TRIS.
Vom Bondpad führt außerdem eine Leitung zur Eingangsschaltung im oberen Bereich. Rechts und links sind die bekannten Schutzstrukturen integriert. Dazwischen befinden sich die Transistoren des Puffer-Inverters. Auch hier ist der n-Kanal-MOSFET überraschend groß. Das L steht dafür, dass der Block einen Low-Pegel ausgibt, wenn der Eingang unbeschaltet ist. Dafür ist ein zusätzlicher p-Kanal-MOSFET integriert, dessen Gate mit dem Vss-Potential verbunden ist und der so einen Pull-Up-Widerstand am Eingang darstellt.
Die DFFR-Zelle ist ein Master-Slave D-Flip-Flop mit Reset-Eingang. Die Schaltung besteht aus 12 p-Kanal- und 12 n-Kanal-MOSFETs und nimmt entsprechend viel Fläche ein. Alle Master-Slave-Flip-Flops sind etwas höher als die normalen Gatter, um eine sinnvolle Anordnung der Elemente zu ermöglichen.
Hier wären sowohl das Ausgangssignal und das komplementäre Ausgangssignal als auch das Taktsignal und das komplementäre Taktsignal über die Metalllage in der Mitte der Zelle kontaktierbar. Man hat die Leitungen außerdem zu den seitlichen Kanten geführt, vermutlich um eine einfache Kaskadierung zu ermöglichen. Im U1525FC007 wurden diese Kontakte nie genutzt.
Das Master-Slave D-Flip-Flop mit Set- und Reseteingang, DFFRS, ist die größte Standardzelle, die im U1525FC007 zu finden ist. Die Schaltung entspricht nicht ganz dem Schaltplan. Die Unterschiede sind aber kaum relevant. Die Transistoren, die mit dem Taktsignal verbunden sind, befinden sich wie in der DFFR-Zelle auf der Außenseite, bei den Versorgungspotentialen.
Das Master-Slave D-Flip-Flop mit Set-Eingang, DFFS, ähnelt stark der DFFR-Zelle.
Die Zelle LFF stellt ein einfaches D-Flip-Flop dar. Im Gegensatz zu den Master-Slave-Flip-Flops ist hier die normale Zellenhöhe ausreichend.
Unter der Bezeichnung LFFS ist außerdem ein einfaches D-Flip-Flop mit Set-Eingang verfügbar.
Die RSNA-Zelle stellt ein RS-Flip-Flop dar. Es handelt sich um eine Verschaltung von zwei NA2-Gatter.
Einige der Standardzellen hat man zusätzliche gespiegelt eingesetzt.
Im U1525FC007 sind 1.001 Standardzellen integriert, die insgesamt 6.902 Transistoren enthalten. Lässt man die Logik im Bondrahmen außen vor, so kamen 935 Standardzellen zur Anwendung.
U1525FC007 Zentrum für Mikroelektronik Dresden Teil 3
